[发明专利]一种基于ARM+FPGA嵌入式异构架构的交互式振动消除应力系统的设计方法在审
| 申请号： | 202310967825.X | 申请日： | 2023-08-03 |
| 公开（公告）号： | CN116932455A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 李念强;岳炳臣;刘英杰;孔祥灿 | 申请（专利权）人： | 济南大学 |
| 主分类号： | G06F15/177 | 分类号： | G06F15/177;G01L5/00;G06F18/20;G06F18/22;G06F30/20;G06F9/451;G06F119/14 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 250022 山东省济*** | 国省代码： | 山东;37 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种基于ARM+FPGA嵌入式异构架构的交互式振动消除应力系统的设计方法，该系统设计的方法可以实现高效并行数据处理、节省系统资源、提高运算速度。包括用于操控振动时效处理与时效分析的ARM处理器，其所述ARM处理器的输入端连接有用于监控激振器电流的电流监测模块、用于测量激振器电机转速的电机测速模块、用于进行人机交互控制的软件交互模块、用于对加速度数据进行频谱分析的FPGA硬件加速，所述ARM处理器的输出端连接有用于控制激振器电机转速的IGBT驱动模块、用于显示时效处理效果和时效分析结论的软件交互模块，所述IGBT驱动模块的输出端连接有用于进行振动时效的激振器，所述激振器的输出端连接有用于监控激振器电流的电流监测模块、用于测量激振器电机转速的电机测速模块，所述FPGA硬件加速的输入端连接有用于采集加速度数据的加速度采集模块，所述加速度采集模块的输入端有连接用于获取加速度的加速度传感器。 | ||
| 搜索关键词： | 一种 基于 arm fpga 嵌入式 构架 交互式 振动 消除 应力 系统 设计 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于济南大学，未经济南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310967825.X/，转载请声明来源钻瓜专利网。
